天天干天天操天天碰-天天干天天操天天摸-天天干天天操天天干-天天干天天操天天插-欧美一级久久久久久久久大-欧美一区二区VA毛片视频

歡迎光臨水表信息網!
技術前沿
當前位置: 首頁 » 技術前沿 » 儀表常識
 
儀表常識

DDR2器件HY5PS121621BFP在嵌入式系統中的應用

字體: 放大字體  縮小字體 發布日期:2009-11-13  來源:國外電子元器件  作者:買春法  瀏覽次數:604
引言
   
DDR2(Double Data Rate 2)SDRAM是由JED-EC開發的新生代內存技術標準,與上一代DDR內存技術標準相比,雖然采用時鐘的上升/下降沿同時進行數據傳輸的基本方式,但DDR2內存卻擁有2倍于上一代DDR內存預讀取能力(即:4 bit數據讀預取)。即就是,DDR2內存每時鐘能以4倍的外部總線速度讀/寫數據,并且能以內部控制總線4倍的速度運行。
    此外,由于DDR2標準規定所有DDR2內存均采用FBGA封裝,而不是目前DDR廣泛應用的TSOP/TSOP-II封裝,FBGA封裝可以提供良好的電氣性能與散熱性。DDR2內存采用1.8 V電壓,可使功耗和發熱量達到最低,此外,DDR2還具有OCD、ODT和Post CAS三項新技術。
    OCD(Off-Chip Driver):離線驅動調整,DDR2通過OCD提高信號的完整性,通過調整上拉(pull-up)/下拉(pull-down)電阻使兩者電壓相等。使用OCD技術通過減少DQ-DQS的傾斜提高信號的完整性,通過控制電壓提高信號品質。
    ODT:內建核心的終結電阻器。使用DDRSDRAM的主板,為了防止數據線終端反射信號,需要大量的終結電阻。這樣就大大增加了主板的成本。但實際上,不同內存模組對終結電路的要求是不一樣的,終結電阻的大小決定了數據線的信號比和反射率,終結電阻小則數據線信號反射低,信噪比也低:終結電阻高,則數據線的信噪比高,信號反射也增加。因此主板上的終結電阻不能很好的匹配內存模組,甚至還會影響信號品質。DDR2根據自身特點內建合適的終結電阻,這樣保證獲得最佳的信號波形。使用DDR2不但降低了主板成本,還可獲得最佳的信號品質,這是DDR無法比擬的。
    Post CAS:為提高DDR2內存的利用效率而設定的。在Post CAS操作中,CAS信號(讀寫/命令)被插到RAS信號后面的一個時鐘周期,CAS命令可在附加延遲(Additive Latency)之后保持有效。原來的tRCD(RAS到CAS和延遲)被AL(Additive Latency)取代,AL可以設置為0,1,2,3,4。由于CAS信號處于RAS信號之后的一個時鐘周期,因此ACT和CAS信號永遠不會產生碰撞沖突。總之,DDR2采用諸多新技術,改善了DDR的諸多不足。雖然DDR2具有成本高、延遲慢等諸多不足,但隨著技術的提高和完善,上述問題終將得到解決。


2 HY5PS121621BFP簡介
   
HY5PS121621BFP是Hyundai公司生產的一款512 MB DDR2器件,內部結構為32 M×16,工作電壓為1.8 V,16位數據寬度采用84引腳FBGA封裝。HY5PS121621BFP內部功能框圖如圖1所示,其引腳功能描述如表1所列。

3 應用實例
   
圖2所示硬件系統的核心是一片Agere公司的APP300網絡處理器,該網絡處理器內嵌ARM 926E核,主頻為133 MHz。APP300是Agere的Payload-Plus系列第四代網絡處理器產品,片內集成有Clas-sifier、Traffic manager、Control processor等功能塊,其處理能力為1.6 Gbit/s。APP320對外提供5個數據處理端口(Port0~Port4),可根據實際需要配置多種系統接口,支持不同的應用場合。APP300支持3種外部存儲器接口,即200 MHz速率的DDR2SDRAM,支持內存的ECC保護功能:Program,DID,SED Parameter Memory(PP),Reassembly Packet BufferMemory (PK),ARM Processor Program/Data Memory(A P)。

    實際應用中,其內存配置為:PP(64MB×16 bit)、PK(64 MB×l6 bit)、AP(64MB×16 bit)。以AP內存為例,采用一片HY5PS121621BFP即可滿足系統需要,詳見圖3所示的HY5PS121621 BFP外部接口連線電路圖。數據總線串聯33.2Ω的電阻(如圖3所示)可避免過沖/下沖現象。由于HY5PS121621BFP的數據總線采用ODT技術內建核心的終結電阻器,所以其數據總線的末端不
用放置并聯終端,但其地址/控制線沒有采用ODT技術內建核心的終結電阻器,因此,應當始終在所有地址/控制線的末端采用并聯終端,如圖4所示。如沒有適當的終端電壓源,則可在VCCO電源端和接地端之間串聯2只電阻器形成戴維寧等效終端電路。在這種情況下,只需要將地址/控制線的末端連接至包含這2只電阻器電路即可。

4 結束語
   
對于眾多嵌入式應用,特別是那些需要大容量內存且高可靠性的系統,DDR2存儲器是一種極佳的選擇。雖然,嵌入式系統并不迫切需要提高內存速度,但目前DDR2取代SDRAM將成為主流。隨著微處理器技術的發展,前端總線對內存帶寬的要求越高,擁有更穩定的運行頻率的DDR2內存將是大勢所趨。

 
免責聲明:
本站所提供的文章資訊、圖片、音頻、視頻來源于互聯網及公開渠道,僅供學習參考,版權歸原創者所有! 如有侵犯您的版權,請通知我們,我們會遵循相關法律法規采取措施刪除相關內容。


 
[ 技術前沿搜索 ]  [ 加入收藏 ]  [ 告訴好友 ]  [ 打印本文 ]  [ 關閉窗口 ]
 
相關新聞
 
 
主站蜘蛛池模板: | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |